官方网站-首页

【导语】近期，EDA（电子设计自动化）成为半导体产业热议的焦点。这一看似陌生的术语，实则是芯片设计与制造不可或缺的核心工具。EDA如同芯片产业的“工业母机”，支撑着整个半导体产业链的运转。本文将深入探讨EDA的含义、重要性及其在芯片设计与制造过程中的关键作用，揭示这一技术基石如何推动摩尔定律持续前行，并塑造着数字时代的根基。

出品：

作者：王虎 梁坤(kūn)（中(zhōng)国(guó)科(kē)学(xué)技(jì)术(shù)大(dà)学(xué)）

监(jiān)制(zhì)：中(zhōng)国(guó)科(kē)普(pǔ)博(bó)览(lǎn)

近(jìn)期(qī)，关于(yú)EDA的(de)讨(tǎo)论(lùn)非(fēi)常(cháng)热(rè)烈(liè)。这(zhè)个(gè)对(duì)大(dà)众(zhòng)略(è)显(xiǎn)陌(mò)生(shēng)的(de)术(shù)语(yǔ)，实(shí)则(zé)贯(guàn)穿(chuān)导(dǎo)体(tǐ)产(chǎn)业(yè)链(liàn)的(de)核(hé)心(xīn)环(huán)节(jié)——从(cóng)芯(xīn)片(piàn)设(shè)计(jì)图(tú)纸(zhǐ)的(de)绘(huì)制(zhì)，到(dào)制(zhì)造(zào)工(gōng)艺(yì)的(de)模(mó)拟(nǐ)验(yàn)证(zhèng)，EDA无(wú)处(chù)不(bù)在(zài)。可(kě)以(yǐ)说(shuō)，没(méi)有(yǒu)EDA工(gōng)具(jù)，就(jiù)无(wú)法(fǎ)完(wán)成(chéng)任(rèn)何(hé)一(yī)颗(kē)现(xiàn)代(dài)芯(xīn)片(piàn)的(de)设(shè)计(jì)与(yǔ)制(zhì)造(zào)。它(tā)就(jiù)像(xiàng)芯(xīn)片(piàn)产(chǎn)业(yè)的(de)“工(gōng)业(yè)母(mǔ)机(jī)”，支(zhī)撑(chēng)着(zhe)整(zhěng)个(gè)半(bàn)导(dǎo)体(tǐ)产(chǎn)业(yè)的(de)运(yùn)转(zhuǎn)，关乎(hu)着(zhe)芯(xīn)片(piàn)产(chǎn)业(yè)发(fā)展(zhǎn)的(de)命(mìng)脉(mài)，其(qí)重(zhòng)要(yào)性(xìng)不(bù)容(róng)小(xiǎo)觑(qù)。

那(nà)么(me)，EDA究(jiū)竟(jìng)是(shì)什(shén)么(me)？它(tā)为(wèi)何(hé)对(duì)芯(xīn)片(piàn)产(chǎn)业(yè)如(rú)此(cǐ)重(zhòng)要(yào)？让(ràng)我(wǒ)们(men)一(yī)起(qǐ)深(shēn)入(rù)解(jiě)析(xī)这(zhè)个(gè)至(zhì)关重(zhòng)要(yào)却(què)鲜(xiān)为(wèi)人(rén)知(zhī)的(de)“工(gōng)业(yè)母(mǔ)机(jī)”。

芯(xīn)片(piàn)设(shè)计(jì)的(de)万(wàn)能(néng)“电(diàn)子(zi)版(bǎn)蓝(lán)图(tú)”

EDA是(shì)Electronic Design Automation的(de)缩(suō)写(xiě)，中(zhōng)文全称(chēng)为(wèi)“电(diàn)子(zi)设(shè)计(jì)自(zì)动(dòng)化(huà)”，简(jiǎn)单(dān)来(lái)说(shuō)就(jiù)是(shì)一(yī)套(tào)专(zhuān)门(mén)用(yòng)于(yú)设(shè)计(jì)和(hé)制(zhì)造(zào)芯(xīn)片(piàn)的(de)软(ruǎn)件(jiàn)工(gōng)具(jù)包(bāo)，是(shì)现(xiàn)代(dài)芯(xīn)片(piàn)产(chǎn)业(yè)的(de)技(jì)术(shù)基(jī)石(shí)。在(zài)当(dāng)今(jīn)复(fù)杂(zá)程(chéng)度(dù)超(chāo)乎(hu)想(xiǎng)象(xiàng)的(de)芯(xīn)片(piàn)设(shè)计(jì)流(liú)程(chéng)中(zhōng)，EDA发(fā)挥(huī)着(zhe)无(wú)可(kě)替(tì)代(dài)的(de)关键作(zuò)用(yòng)，全面(miàn)覆(fù)盖(gài)芯(xīn)片(piàn)从(cóng)最(zuì)初(chū)的(de)功(gōng)能(néng)设(shè)计(jì)、仿(fǎng)真(zhēn)模(mó)拟(nǐ)、功(gōng)能(néng)验(yàn)证(zhèng)、电(diàn)路的(de)物(wù)理(lǐ)实(shí)现(xiàn)到(dào)最(zuì)终(zhōng)制(zhì)造(zào)生(shēng)产(chǎn)的(de)全流(liú)程(chéng)环(huán)节(jié)。

随(suí)着(zhe)芯(xīn)片(piàn)晶(jīng)体(tǐ)管(guǎn)数(shù)量(liàng)从(cóng)百(bǎi)万(wàn)级(jí)跃(yuè)升(shēng)至(zhì)千(qiān)亿(yì)级(jí)（如(rú)单(dān)颗(kē)5纳(nà)米(mǐ)芯(xīn)片(piàn)可(kě)集成(chéng)超(chāo)过(guò)150亿(yì)个(gè)晶(jīng)体(tǐ)管(guǎn)），人(rén)类(lèi)工(gōng)程(chéng)师(shī)已(yǐ)无(wú)法(fǎ)通(tōng)过(guò)手(shǒu)绘(huì)或(huò)传(chuán)统(tǒng)计(jì)算(suàn)完(wán)成(chéng)设(shè)计(jì)。EDA工(gōng)具(jù)凭(píng)借(jiè)其(qí)强(qiáng)大(dà)的(de)自(zì)动(dòng)化(huà)设(shè)计(jì)能(néng)力(lì)，能(néng)够(gòu)在(zài)芯(xīn)片(piàn)设(shè)计(jì)和(hé)制(zhì)造(zào)的(de)各(gè)个(gè)阶(jiē)段(duàn)高(gāo)效(xiào)地(de)帮(bāng)助(zhù)工(gōng)程(chéng)师(shī)应(yīng)对(duì)几(jǐ)何(hé)级(jí)增(zēng)长(zhǎng)的(de)复(fù)杂(zá)度(dù)挑(tiāo)战(zhàn)。

如(rú)果(guǒ)将(jiāng)制(zhì)造(zào)一(yī)颗(kē)芯(xīn)片(piàn)比(bǐ)作(zuò)建(jiàn)造(zào)一(yī)座(zuò)摩(mó)天(tiān)大(dà)楼(lóu)，那(nà)么(me)EDA就(jiù)相(xiāng)当(dāng)于(yú)建(jiàn)筑(zhù)师(shī)手(shǒu)中(zhōng)的(de)电(diàn)子(zi)版(bǎn)设(shè)计(jì)图(tú)纸(zhǐ)。建(jiàn)筑(zhù)师(shī)能(néng)够(gòu)在(zài)图(tú)纸(zhǐ)上(shàng)精(jīng)准(zhǔn)地(de)规(guī)划(huà)大(dà)楼(lóu)的(de)每(měi)一(yī)处(chù)细(xì)节(jié)，从(cóng)整(zhěng)体(tǐ)的(de)框(kuāng)架(jià)结(jié)构(gòu)，到(dào)内(nèi)部(bù)的(de)不(bù)同(tóng)功(gōng)能(néng)空(kōng)间(jiān)的(de)布(bù)局(jú)，再(zài)到(dào)水(shuǐ)电线路的铺设等。与之类似，芯片工程师依靠EDA这套“虚拟建造工具”，可以对芯片进行全方位设计。他们可以定义芯片的功能模块，规划电路布局，通过仿真模(mó)拟(nǐ)提(tí)前(qián)预(yù)测(cè)芯(xīn)片(piàn)在(zài)不(bù)同(tóng)加(jiā)工(gōng)工(gōng)艺(yì)、不(bù)同(tóng)工(gōng)艺(yì)参(cān)数(shù)以(yǐ)及(jí)不(bù)同(tóng)工(gōng)作(zuò)条(tiáo)件(jiàn)下(xià)的(de)性(xìng)能(néng)表(biǎo)现(xiàn)，以(yǐ)此(cǐ)确(què)保(bǎo)实(shí)际(jì)制(zhì)造(zào)出(chū)的(de)芯(xīn)片(piàn)符(fú)合(hé)所(suǒ)需(xū)性(xìng)能(néng)与(yǔ)功(gōng)能(néng)的(de)要(yào)求(qiú)。

在(zài)芯(xīn)片(piàn)设(shè)计(jì)和(hé)制(zhì)造(zào)过(guò)程(chéng)中(zhōng)使(shǐ)用(yòng)EDA工(gōng)具(jù)进行模拟仿真相当于建筑师通过数字化建模模拟不同建筑结构方案（如钢架布局、混凝土配比），系统地验证建筑在极端条件（如地震、强风）下的安全性；持续优化功能与效率之间的微妙平衡点；最终确保落成的建筑既能精准实现空间规划需求，又能以最低资源消耗达成严格的性能指标。

具体来说，使用EDA工具设计和制造芯片主要可以分为以下几个阶段：

在芯片的逻辑设(shè)计(jì)与(yǔ)综(zōng)合(hé)阶(jiē)段(duàn)，工(gōng)程(chéng)师(shī)们(men)会(huì)利(lì)用(yòng)EDA工(gōng)具(jù)，将(jiāng)芯(xīn)片(piàn)需(xū)要(yào)实(shí)现(xiàn)的(de)功(gōng)能(néng)通(tōng)过(guò)代(dài)码(mǎ)或(huò)者(zhě)图(tú)形(xíng)界(jiè)面(miàn)“告(gào)诉(su)”计(jì)算(suàn)机(jī)。随(suí)后(hòu)，EDA工(gōng)具(jù)会(huì)将(jiāng)这(zhè)些(xiē)抽(chōu)象(xiàng)的(de)功(gōng)能(néng)描(miáo)述(shù)自动转化为晶体管级别的电路设计图。同样以设计并建造一座大楼来类比，这就像业主提出需求（如“建造一座节能的20层写字楼”），建筑师根据需求绘制建筑方案草图，结构工程师将方案转化为承重梁、柱网、管线的结构设计图。

在芯片的仿真与验证阶段，工程师们会利用EDA进行“虚拟运行和测试”，检查电路的设计逻辑有没有错误和冗余，以避免后期制造后出现功能错误；并且对电路和晶体管进行校准与优化，在确保芯片性能的同时，将压缩芯片面积，降低芯片功耗。这就像用结构仿真软件模拟地震、强风对建筑的影响，测试承重能力是否达标；优化材料用量避免浪费。

在芯片的物理设计阶段，EDA将电路设计图转换为符合制造工艺限制的、晶体管级别的布局和(hé)连(lián)线(xiàn)，即(jí)电(diàn)路版(bǎn)图(tú)；验(yàn)证(zhèng)电(diàn)路版(bǎn)图(tú)是(shì)否(fǒu)符(fú)合(hé)制(zhì)造(zào)工(gōng)艺(yì)要(yào)求(qiú)（如(rú)线(xiàn)宽(kuān)、间(jiān)距(jù)），确(què)保可制造性；并确认物理布局与逻辑设计是否完全匹配。这就像施工图设计师将结构图转化为钢筋水泥的排布图，确保符合消防通道宽度、承重墙厚度等施工规定。

一个简单运算放大器的模拟集成电路版图，不同颜色代表不同工艺层

（图片来源(yuán)：维基百科）

在芯片的后仿真阶段，EDA通过引入版图提取的真实延迟信息，模拟电流在复杂电路中的流动过程，排查因线路延迟或干扰导致的信号错乱；通过引入不同工艺、电压和温度条件，仿真验证芯片在制造波动下的稳定性，降低流片失败风险。这就像在施工前，用真实建筑参数模拟火灾逃生速度、极端天气下玻璃幕墙承压能力，排查安全隐患。

两款EDA软件的画面，前(qián)者(zhě)将(jiāng)电(diàn)路原(yuán)理(lǐ)图(tú)转(zhuǎn)化(huà)为(wèi)PCB电(diàn)路板(bǎn)设(shè)计(jì)，后(hòu)者(zhě)将(jiāng)PCB设(shè)计(jì)转(zhuǎn)换(huàn)为(wèi)三(sān)维(wéi)模(mó)型(xíng)并(bìng)进(jìn)行(xíng)可(kě)视(shì)化(huà)

（图(tú)片(piàn)来(lái)源(yuán)：维(wéi)基(jī)百(bǎi)科(kē)）

在(zài)芯(xīn)片(piàn)的(de)制(zhì)造(zào)阶(jiē)段(duàn)，EDA通(tōng)过(guò)可(kě)制(zhì)造(zào)性(xìng)设(shè)计(jì)工(gōng)具(jù)预(yù)测(cè)工(gōng)艺(yì)限(xiàn)制(zhì)（如(rú)光(guāng)刻(kè)图(tú)形(xíng)畸(jī)变(biàn)），生(shēng)成(chéng)光(guāng)刻(kè)掩(yǎn)模(mó)版(bǎn)；利(lì)用(yòng)工(gōng)艺(yì)仿(fǎng)真(zhēn)（如(rú)刻(kè)蚀(shí)/沉(chén)积(jī)模(mó)拟(nǐ)）优(yōu)化(huà)参(cān)数(shù)、降(jiàng)低(dī)缺(quē)陷(xiàn)率(lǜ)；结(jié)合(hé)测(cè)试(shì)芯(xīn)片(piàn)数(shù)据(jù)与(yǔ)缺(quē)陷(xiàn)扫(sǎo)描(miáo)结(jié)果(guǒ)，锁(suǒ)定(dìng)良(liáng)率(lǜ)瓶(píng)颈(jǐng)，指(zhǐ)导(dǎo)产(chǎn)线(xiàn)调(diào)整(zhěng)，从(cóng)而(ér)实(shí)现(xiàn)高(gāo)良(liáng)率(lǜ)、低(dī)成(chéng)本(běn)的(de)芯(xīn)片(piàn)量(liàng)产(chǎn)。这(zhè)就(jiù)像(xiàng)预(yù)制(zhì)件(jiàn)工(gōng)厂(chǎng)根(gēn)据(jù)施(shī)工(gōng)图(tú)制(zhì)作(zuò)模(mó)具(jù)，优(yōu)化(huà)混(hùn)凝(níng)土(tǔ)浇(jiāo)筑(zhù)参(cān)数(shù)减(jiǎn)少(shǎo)气(qì)泡(pào)；通(tōng)过(guò)质(zhì)检(jiǎn)数(shù)据(jù)调(diào)整(zhěng)装(zhuāng)配(pèi)流(liú)程(chéng)，提(tí)高(gāo)楼(lóu)体(tǐ)成(chéng)品(pǐn)率(lǜ)。

以(yǐ)芯(xīn)片(piàn)物(wù)理(lǐ)设(shè)计(jì)阶(jiē)段(duàn)为例，EDA就像一位精密的规划师，在极小的芯片“土地”上，把数百亿个晶体管和连接线安排得井井有条，既要保证芯片性能优异，还要尽量降低功耗。想象一下，如果没有这些自动化软件，工程师要手动规划数十亿晶体管的摆放和连接，这根本是人力无法完成的任务。

毫不夸张地说，没有EDA工具的助力，现代芯片设计将陷入寸步难行的困境。赛迪顾问的一位高级分析师曾提到：在有EDA的情况下，设计7纳米芯片的成本是6亿美元，如果没有EDA工具，7纳米芯片的设计成本是1200亿美元，相差200倍之多！

先进制程的“命门”

EDA这(zhè)一(yī)基础“工具链”的成熟，为后续3纳米等原子级先进工艺的演进(jìn)建(jiàn)立(lì)了(le)必(bì)要(yào)前(qián)提。原子的(de)直(zhí)径通(tōng)常(cháng)在(zài)0.1-0.5纳(nà)米(mǐ)之(zhī)间(jiān)，当(dāng)芯(xīn)片(piàn)工(gōng)艺(yì)迈(mài)入(rù)3纳(nà)米(mǐ)、2纳(nà)米(mǐ)甚(shén)至(zhì)埃(āi)米(mǐ)（0.1纳(nà)米(mǐ)）级(jí)时(shí)代(dài)，晶(jīng)体(tǐ)管(guǎn)尺(chǐ)寸(cùn)逼(bī)近(jìn)原(yuán)子(zi)直(zhí)径——物(wù)理(lǐ)极(jí)限(xiàn)，量(liàng)子(zi)效(xiào)应(yīng)无(wú)法(fǎ)忽(hū)视(shì)、热(rè)管(guǎn)理(lǐ)难(nán)度(dù)飙(biāo)升(shēng)、光(guāng)刻(kè)与(yǔ)制(zhì)造(zào)工(gōng)艺(yì)遭(zāo)遇(yù)瓶(píng)颈(jǐng)，传(chuán)统(tǒng)设(shè)计(jì)方(fāng)法(fǎ)彻(chè)底(dǐ)失(shī)效(xiào)。EDA工(gōng)具(jù)通(tōng)过(guò)算(suàn)法(fǎ)创(chuàng)新(xīn)，将(jiāng)量(liàng)子(zi)效(xiào)应(yīng)、热(rè)管(guǎn)理(lǐ)、工(gōng)艺(yì)瓶(píng)颈(jǐng)等(děng)物(wù)理(lǐ)挑(tiāo)战(zhàn)转化为可实施的工程方案，因此成为维系先进制程可行性的核心命门。

精准建模量子效应是EDA的关键任务。在尺寸仅有十几个原子宽的晶体管通道中，电子隧穿效应引发的严重漏电会导致经典电路模型失效。EDA的量子仿真引擎基于量子力学原理，精确预测不同栅极形状或堆叠结构下的漏电行为，能够将漏电率大幅降低80%。

另外，用于器件间互连的导线缩小至纳米级后，电子与导线表面的碰撞概率大幅增加，使得铜导线的电阻呈指数式增大（超过10倍），会严重影响芯片的可靠性和使用寿命。而EDA工具的原子级电阻仿真工具能够精准建模，在原子尺度上解析电子运动、晶体结构对电阻的影响，为钴、钌、碳纳米管等新型电阻材料的应用提供理论依据与方案优化，直至筛选出电阻最小的材料组合与工艺参数。

45 nm MOS晶体管截面的高分辨率透射电子显微镜照片

（图片来源：参考文献[1]）

EDA工具在现代光刻工艺中也起着不可替代的作用。对于传统光刻工艺，EDA的光学邻近校正（OPC）工具能够解决物理衍射带来的图形变形挑战：当193纳米波长的光波照射电路图形时，衍射会造成图形畸变。OPC工具运用复杂的计算光学模型，分析光刻过程中的畸变机制，并在原始设计图形上添加补偿结构，使最终图案接近目标尺寸。例如，3纳米工艺单颗芯片的OPC运算需处理超过1亿个修正点，消耗数百万CPU小时(shí)（CPU小(xiǎo)时(shí)指(zhǐ)1个(gè)CPU核(hé)心(xīn)全负(fù)载(zài)运(yùn)行(xíng)1小(xiǎo)时(shí)的(de)计(jì)算(suàn)量(liàng)）的(de)计(jì)算(suàn)资(zī)源(yuán)，该(gāi)步(bù)骤(zhòu)是(shì)光(guāng)刻(kè)可(kě)行(xíng)的(de)必备前提。

使(shǐ)用OPC技术后，光刻图形更接近目标形状

（图片来源：作者绘制）

三维集成技术是一种新型的半导体封装技术，简单来说，就是把多个芯片垂直“叠放”在一起，形成一个整体，以实现更小的尺寸和更高的性能，它的开发高度依赖EDA的多物理场协同分析能力。在芯片垂直堆叠结构中，大量硅通孔（TSV）产生的机械应力会导致邻近晶体管的电学参数发生约10%的偏移，不仅影响芯片性能，还可能引发可靠性问题。EDA的热-力-电耦合仿真平台能同步模拟微米尺度下的应力场、温度场和电流密度分布，自动优化TSV的布局密度和位置，确保三维芯片的良率和性能。

工艺波动控制与良率预测是先进制造的核心难题。在原子级尺度下，随机掺杂浓度变化会导致单个晶体管阈值电压可达30mV（毫伏）的波动，这类随机效应将显著影响芯片性能和良率。EDA的统计良率分析工具（如基于蒙特卡洛方法）可引入数十万组工艺波动参数进行电路仿真，识别出高故障(zhàng)概(gài)率(lǜ)的(de)设(shè)计单元并进行针对性加固。例如，通过在存储阵列关键路径增加晶体管宽度，可使芯片良率从60%提升至85%。更先进的、基于机器学习的优化工具能分析海量制造数据，自动推导并应用新的设计规则约束，以应对传统经验模型无法覆盖的纳米级物理失效机制。

正是EDA在精确物理模型开发、跨学科协同仿真及随机工艺控制领域的突破，构成了先进制程攻坚成功的核心命门，支撑了台积电3纳米工艺80%+良率的实现。若无此类工具，每代先进工艺(yì)节(jié)点(diǎn)的(de)研(yán)发(fā)成(chéng)本(běn)可(kě)能(néng)增(zēng)至(zhì)数(shù)十(shí)亿(yì)美(měi)元(yuán)级(jí)别(bié)，且(qiě)良(liáng)率(lǜ)爬(pá)坡(pō)周(zhōu)期(qī)大(dà)幅(fú)延(yán)长(zhǎng)。EDA工(gōng)具(jù)已(yǐ)成(chéng)为(wèi)维持摩尔定律继续发展的最关键技术依赖。

产业链核心环节

EDA处于半导体产业链的最上游，贯穿芯片设计与制造两大核心环节。在芯片设计领域，无论是专注于芯片设计的厂商，还是同时具备设计与制造能力的厂商，其芯片设计流程都高度依赖EDA工具。完成芯片设计后，设计厂商会将设计版图交付给晶圆代工厂进行制造生产。

对于芯片制造企业而言，EDA同样不可或缺。一方面，晶圆厂在开发新的制程工艺时，需要借助EDA工具进行器件建模、工艺仿真等工作，以确定最优的制造工艺参数。另一方面，为了确保设计厂商的芯片设计能够在自己的生产线上顺利制造，晶圆厂需要与EDA厂商紧密合作，开发针对特定工艺的PDK（Process Design Kit，工艺设计套件，相当于晶圆厂提供给设计公司的“设计规则说明书”和“定制工具包”），提供给设计厂商使用。

EDA厂商、芯片设计厂商以及芯片制造厂商三者之间的关系

（图片来源：作者绘制）

EDA工具的发展水平，直接影响着芯片设计与制造的效率、成本以及产品性能，进而对整个半导体产业链的竞争力产生深远影响。它不仅是半导体产业的技术制高点，更是推动整个电子信息产业创新发展的重要引擎。

EDA作为芯片产业的“工业母机”，不仅是现代半导体技术的基石，更是推动摩尔定律持续前行的核心引擎。从设计到制造，EDA工具贯穿芯片诞生的全生命周期，以算法创新化解物理极限的挑战，用数字孪生技术为芯片“虚拟造芯”，成为连接抽象设计(jì)与(yǔ)实(shí)体(tǐ)制造的关键桥梁。

当前，随着全球半导体产业竞争加剧，EDA的战略价值愈发凸显。正如建筑大师离不开精密的蓝图设计，芯片产业的每一次飞跃，都始于EDA工具中的那一行代码、一次仿真。它或许隐匿于大众视野之外，却默默塑造着数字时代的根基——这，就是“工业母机”的力量。

参考文献

[1]Streetman B .Solid State Electronic Devices: Global Edition[J]. 2015.